Universidad de Jaén

-

The course is taught in the first semester of the Master of Engineering in Telecommunications and is completed with the subject Circuit Electronic Instrumentation. Its contents covered in exclusive the design methods based on programmable logic devices, that can be applied in treatment systems and signaling, information processing, etc. The main objective is to provide students the ability to perform the physical implementation of processing procedures studied in other subjects of  the degree and master.

- El alumnado que presente necesidades específicas de apoyo educativo, lo ha de notificar personalmente al Servicio de Atención y Ayudas al Estudiante para proceder a realizar, en su caso, la adaptación curricular correspondiente.

• History Configurable Digital Circuits
• Introduction to FPGA Design
• Basic theory on FPGAs
• FPGA Technology
• Stages of design with FPGAs
• Architecture of FPGAs Altera Cyclone family
• Introduction to the design method of digital systems with FPGAs
• Coupling between FPGAs and other components, circuits and systems
• Synchronous Design with FPGAs
• Applications of FPGAs
• Introduction to the design of complex digital systems
• Sync entries
• Analysis of delays of digital systems
• Tutorial Design with FPGAs in Altera Quartus II tools
• Advanced Design Techniques

 

 

• History of  Configurable Digital Circuits
• Introduction to FPGA Design
  • Introduction
  • Background of the CDCs (PLDs)
  • Definition and classification of Configurable Digital Circuits
  • Main Features
  • Design phases with CDCs
  • Advantages of CDCs
  • Applications
• Basic theory on FPGAs
  • Introduction to FPGAs
  • FPGA Architectures
  • Logical resources
    • Basic internal logic blocks
    • Blocks input / output
    • Dedicated circuits
  • Interconnection resources
    • Interconnection lines
    • Configurable connections
  • Characteristics of FPGAs
• FPGA Technology
  • Introduction
  • Setup Memory
  • Configuration Technology
    • EEPROM technology passive
    • Active Memory SRAM Technologies
    • Antifuse Technologies
  • Configuration Methods
  • Comparative
  • FPGAs verification
• Stages of design with FPGAs
  • Overview
  • Stages of design and implementation of a digital system using FPGAs
  • Design Overview
  • Compilation and synthesis
  • Implementation
  • Programming circuit
  • Verification
  • CAD tools
• Architecture of FPGAs Altera Cyclone family
  • Overview
  • Cyclone subfamilies of the family
  • Basic Architecture
  • Internal logic resources
  • Clock circuit
  • Resource input / output (I / S)
  • Interconnection resources
  • Cyclone II subfamily
  • Other common features
  • Electrical and temporal characteristics
  • Design Standards
• Introduction to the design method of digital systems with FPGAs
  • Overview
  • Digital Systems Design
• Coupling between FPGAs and other components, circuits and systems
  • Overview
  • Switches and pushbuttons
  • LEDs
  • 7-segment displays
  • Circuits
  • 3-state Buses
  • Timers
  • D / A Converter
  • A / D Converter
  • Memories
  • Microprocessors and Microcontrollers
  • Communication Interfaces
• Synchronous Design with FPGAs
  • Overview
  • SSS: Design standards with FPGAs
  • Transient outputs
  • Helpful Tools
• Applications of FPGAs
  • Scope
  • Fields of application
  • Types of circuits implemented
  • Characteristics of FPGAs
  • Examples of actual application
  • Application Analysis
  • Introduction to the design of complex digital systems
• Sync entries
  • Overview
  • Synchronization of input variables
    • Asynchronous Independent Variables
    • Edge Detection
    • Variables related asynchronous
    • Variables with its own clock signal
    • Variables autosynchronized
  • S.S.S. with different clocks
  • Detecting short pulses
• Analysis of delays of digital systems
  • Overview
  • Delay types
  • Reports on delays
  • Analysis of delays
    • Delays of a S.S.S. control
    • Calculation examples
• Tutorial Design with FPGAs in Altera Quartus II tools
  • Overview
  • Creating projects
  • Description using VHDL
  • RTL Viewer
  • Altera Library. Configurable components
  • Compilation. Synthesis. Viewef.
  • Functional simulation
  • Implementation
  • Simulation over time
  • Board test
  • Programming the circuit
• Advanced Design Techniques
  • Overview
  • Digital systems design:
    • Hierarchical design. incremental compilation
    • Design transferable to other technologies

A1 - Large group lectures: 2 hours per week

A2 - Practice labs: 2 hours per week

Due to the short number of students usually enrolled in the master the lessons for all the students will take place in the indicated classroom. So, any access restriction restriction will be applied.

Teaching Activities and Methodologies

 

Teaching activities	Format	Methodologies
Theoretical lectures for all the students which will last 1 hour	Online and synchronous	Online Masterclass
Practical sessions for all the students in laboratory which will last 2 hours	Online and synchronous	Online practical sessions which will include seminars and simulations tools for electronic circuits
Tutorial lectures	Online	By any available online platform

 

Assessment

 

OVERALL ASSESSMENT
Kind of test	Tool	Description	Weigth
S1. Active participation in lectures and tutorials. - Active participation in lab work. -Attendance to individual tutorial and activities.	Observation and problems resolution	-Active participation in lectures and tutorials. - Active participation in lab oratory work. -Attendance to individual tutorial and activities.	10 %
S2. Practical and theoretical assimilation of subject concepts.	Practical and theoretical assimilation of subject concepts.	Online written exam according to the official schedule	50 %
S10. Design and implementation of digital complex circuits	Designing and simulation of the proposed practical examples	-Documentation delivered. The revision for each document includes: -Structure - Quality - Novelty - Clarity of presentation	4 0 %
The mark for S10 in the extra exam session will be assessed by a practical exam if any . Nevertheless, a mark up to 4 in S2 will be necessary to proceed to the computation of the overall mark (computing as the average of the available ones ). The weigths will be modified due to the fact that S1 mark is not applicable in the extra exam session, so only S2 (50%) and S10 (50%) will be computed. The student will pass the course in case they get a overall mark in exceed of 5.

 

 

Single Exam*
Test	Tool	Description	Weight
S2. Practical and theoretical assimilation of subject concepts.	Practical and theoretical assimilation of subject concepts.	Online written exam	50%
S10. Design and implementation of digital complex circuits	Designing and simulation of the proposed practical examples	-Documentation delivered. The revision for each document includes: -Structure - Quality - Novelty - Clarity of presentation	50%
At the very least a mark of 4.5 in S2 and S10 will be needed to compute the overall mark. The student will pass the course in case they get a overall mark in exceed of 5.

 

* According to the article 13 th of the Official Academic Guideline for the assessment of the Students at the University of Jaen whoever student has the right to ask for this exam as long as they justify the reason why the can not take part in regular teaching activities. They must let the professor know about it a week in advance the beginning of the exam period.

 

 

Resources

The communication means will be profoundly modified under this scenario. Thus, the following resources will be used:

Video call on Google Meet o whatever similar platform .

Virtual blackboard by Google Jamboard o r similar.

Resources available on ILIAS platform .

Responsable del tratamiento: Universidad de Jaén, Campus Las Lagunillas, s/n, 23071 Jaén

Delegado de Protección de Datos:dpo@ujaen.es

Finalidad: Conforme a la Ley de Universidades y demás legislación estatal y autonómica vigente, realizar los exámenes correspondientes a las asignaturas en las que el alumno o alumna se encuentre matriculado. Con el fin de evitar fraudes en la realización del mismo, el examen se realizará en la modalidad de video llamada, pudiendo el personal de la Universidad de Jaén contrastar la imagen de la persona que está realizando la prueba de evaluación con los archivos fotográficos del alumno en el momento de la matrícula. Igualmente, con la finalidad de dotar a la prueba de evaluación de contenido probatorio de cara a revisiones o impugnaciones de la misma, de acuerdo con la normativa vigente, la prueba de evaluación será grabada.

Legitimación: cumplimiento de obligaciones legales (Ley de Universidades) y demás normativa estatal y autonómica vigente.

Destinatarios: prestadores de servicios titulares de las plataformas en las que se realicen las pruebas con los que la Universidad de Jaén tiene suscritos los correspondientes contratos de acceso a datos.

Plazos de conservación: los establecidos en la normativa aplicable. En el supuesto en concreto de las grabaciones de los exámenes, mientras no estén cerradas las actas definitivas y la prueba de evaluación pueda ser revisada o impugnada.

Derechos: puede ejercitar sus derechos de acceso, rectificación, cancelación, oposición, supresión, limitación y portabilidad remitiendo un escrito a la dirección postal o electrónica indicada anteriormente. En el supuesto que considere que sus derechos han sido vulnerados, puede presentar una reclamación ante el Consejo de Transparencia y Protección de Datos de Andalucía www.ctpdandalucia.es

Responsable del tratamiento: Universidad de Jaén, Paraje Las Lagunillas, s/n; Tel.953 212121; www.ujaen.es

Delegado de Protección de Datos (DPO): TELEFÓNICA, S.A.U. ; Email: dpo@ujaen.es

Finalidad del tratamiento: Gestionar la adecuada grabación de las sesiones docentes con el objetivo de hacer posible la enseñanza en un escenario de docencia multimodal y/o no presencial.

Plazo de conservación: Las imágenes serán conservadas durante los plazos legalmente previstos en la normativa vigente.

Legitimación: Los datos son tratados en base al cumplimiento de obligaciones legales (Ley Orgánica 6/2001, de 21 de diciembre, de Universidades) y el consentimiento otorgado mediante la marcación de la casilla habilitada a tal efecto.

Destinatarios de los datos (cesiones o transferencias): Toda aquella persona que vaya a acceder a las diferentes modalidades de enseñanza.

Derechos: Ud. podrá ejercitar los derechos de Acceso, Rectificación, Cancelación, Portabilidad, Limitación del tratamiento, Supresión o, en su caso, Oposición. Para ejercitar los derechos deberá presentar un escrito en la dirección arriba señalada dirigido al Servicio de Información, Registro y Administración Electrónica de la Universidad de Jaén, o bien, mediante correo electrónico a la dirección de correo electrónico. Deberá especificar cuál de estos derechos solicita sea satisfecho y, a su vez, deberá acompañarse de la fotocopia del DNI o documento identificativo equivalente. En caso de que actuara mediante representante, legal o voluntario, deberá aportar también documento que acredite la representación y documento identificativo del mismo. Asimismo, en caso de considerar vulnerado su derecho a la protección de datos personales, podrá interponer una reclamación ante el Consejo de Transparencia y Protección de Datos de Andalucía www.ctpdandalucia.es